

摘要：

三星与SK海力士相继将混合键合技术的HBM导入节点推后——原定HBM4首发，如今可能延至第七代HBM4E甚至更晚。厚度标准放宽、散热替代方案落地，令这项技术的紧迫性骤降。但随着HBM5E的I/O数量或再度翻倍至4096个，混合键合并非被抛弃，而是在等待那个间距极限真正到来的时刻。

三星电子与SK海力士正重新审视混合键合技术在高带宽存储器（HBM）领域的导入时间表。随着HBM厚度标准逐步放宽、散热问题出现替代解决方案，这一原本被寄予厚望的下一代封装技术，其商用节点已被接连后移。

据韩国科技媒体ZDNet Korea周一报道，**业内观察人士指出，混合键合技术全面应用于下一代HBM的时间点可能比此前预期更晚。两家公司最初预计最早在HBM4（第六代HBM）上导入该技术，但最终仍沿用了传统热压键合（TC键合）方案。**

目前业界预测，混合键合的导入节点或推迟至16层HBM4E（第七代HBM），而部分业内人士认为实际时间可能还将进一步延后。

这一变化对HBM供应链及相关封装设备厂商构成直接影响。混合键合技术的推迟意味着现有TC键合工艺的生命周期延长，而围绕混合键合设备与材料的资本开支节奏也将随之调整。

厚度标准放宽，混合键合核心优势弱化

混合键合技术的主要优势在于无需凸点（Bump）结构，可直接连接各层DRAM的铜线，从而更易压缩HBM整体厚度，并改善散热性能与电源效率。然而，上述优势的市场紧迫性正在下降。

HBM行业厚度标准已呈现逐步放宽趋势。HBM标准厚度在HBM3E（第五代）时为720微米，进入HBM4后已上调至775微米，主因是堆叠层数从8层、12层提升至12层、16层。据悉，国际半导体标准化机构JEDEC目前正讨论将HBM5等20层堆叠产品的厚度上限从900微米进一步放宽至约1000微米。厚度约束一旦松动，DRAM层间间距无需压缩至极限，TC键合所承受的技术压力也将相应减轻。

与此同时，英伟达等核心客户对高堆叠HBM的需求时间表亦出现后移。一位内存行业人士A表示，“目前客户与内存制造商之间关于16层HBM的讨论并不活跃，就目前而言，即便在HBM4E中，12层产品也很有可能继续占据主导地位。”

散热替代方案浮现，两家公司另辟蹊径

散热性能的改善是混合键合的另一大卖点——去除导热系数低的底部填充材料有助于提升HBM热特性。但三星电子与SK海力士已分别开发出不依赖混合键合的散热替代技术。

两家公司的方案核心均为在HBM核心芯片旁额外集成独立散热器件。三星电子将其命名为热路径模块（Heat Path Block, HPB），SK海力士则称之为iHBM（ICE HBM）。两家公司目前均在针对HBM5测试上述技术的应用。

封装行业人士表示，“在HBM核心芯片旁配置散热器件在技术上难度不大，商业化应不存在障碍，从存储器公司角度来看，这是一个稳定的选择。”



I/O密度瓶颈或成混合键合最终驱动力

尽管短期导入时间表后移，三星电子与SK海力士的混合键合研发工作预计仍将持续推进。驱动力来自HBM长期演进路径中I/O密度的爆发式增长需求。

HBM4已将I/O数量从HBM3E的1024个翻倍至2048个，HBM内部间距因此大幅收窄。TC键合在凸点熔化时会发生横向扩散，被业界认为难以支撑更高密度的I/O实现。封装行业人士C指出，"中长期来看，业界正在讨论从HBM5E开始将I/O数量再度翻倍至4096个，届时I/O间距极为紧密，混合键合将成为必要选项。"

这意味着混合键合技术并非被放弃，而是被推迟——其真正的商用窗口，或将随HBM代际演进中I/O密度的临界突破而重新打开。

风险提示及免责条款

市场有风险，投资需谨慎。本文不构成个人投资建议，也未考虑到个别用户特殊的投资目标、财务状况或需要。用户应考虑本文中的任何意见、观点或结论是否符合其特定状况。据此投资，责任自负。

限时权益申领

* 体验资格每人限申领一次

扫码

免费领取



限免

61

收藏

分享到:



写评论

请发表您的评论

表情

图片

发布评论

